Компанія Samsung оголосила про запуск передової технології просторового компонування чипів, що дозволить виробляти багатошарові мікросхеми. Це стане важливим кроком у конкуренції з найбільшим контрактним виробником чипів TSMC.
На нещодавньому форумі Samsung Foundry в Сан-Хосе було анонсовано впровадження 3D-упаковки із застосуванням стеків HBM (High Bandwidth Memory). Технологія дозволить розміщувати стеки HBM безпосередньо на кристалах процесорів, що забезпечить значно більшу швидкість передачі даних і зменшить затримки, усуваючи необхідність пересилання даних через підкладку.
Очікується, що 3D-упаковка з’явиться на ринку разом із HBM четвертого покоління (HBM4) у 2025–2026 роках. Вперше цю пам’ять буде використано в архітектурі прискорювачів обчислень Rubin від NVIDIA, представленій генеральним директором компанії Дженсеном Хуангом на виставці Computex 2024.
Samsung планує пропонувати інтеграцію HBM4 “під ключ”, використовуючи власні виробничі потужності для створення стеків пам’яті і графічних процесорів. Ця технологія, називана SAINT-D (Samsung Advanced Interconnection Technology-D), знижує енергоспоживання та затримку обробки, покращуючи якість електричних сигналів напівпровідникових чипів.
Запуск послуг із 3D-упаковки HBM4 “під ключ” планується у 2027 році. Водночас зростає попит на високопродуктивні чіпи HBM: за прогнозами, у 2025 році на HBM припадатиме 30% ринку DRAM проти 21% у 2024 році.